导出网表

网表由原理图生成的用于描述电路元件相互之间连接关系的文件，不同的画图软件所生成的网表可能不同。pEDA-Schematic支持导出Allegro(.tel)、Zuken(.ccf)和PADS(.asc)格式网表，同时自动分配位号。本章节以导出Allegro(.tel)格式的网表为例，为您介绍如何导出网表。

操作步骤

打开工程并进入原理图编辑器。
在菜单栏选择“HIT工具 > 导出网表”。

在“导出网表”弹窗中，设置网表导出参数，参数说明请参见表1。

图1 网表导出参数

表1 导出网表参数说明
参数	参数说明
网表类型	出Allegro(.tel)和Zuken(.ccf)格式网表。
范围	可选择Project、Board或Block。
网表文件名	根据需要进行自定义。
网表脱敏	勾选后不导出DEVICE属性，网表中以PKG-TYPE替换DEVICE。
位号处理规则	保留已分配位号值：勾选后，已分配位号器件自动跳过，未分配位号器件自动分配位号，自动分配时重复位号自动去重，重新分配。从最大位号开始分配位号（使用过的位号不再使用）：勾选后，从当前原理图中各类器件的最大位号值+1开始对未分配位号的器件自动分配位号，重复位号自动去重，重新分配。指定位号起始值：勾选后，输入位号起始值，按照指定位号起始值对未分配位号的器件自动分配位号，重复位号自动去重，重新分配。

参数填写完成后，单击“导出”，系统自动校验导出的网表数据。
- 当校验未通过时，导出网表失败。底部日志面板打印导出不符合规则的器件和网络信息，和导出失败的提示。
- 当校验通过时，弹出“另存为”对话框，选择网表导出的本地路径。
  - 选择路径后，单击“保存”，弹窗提示导出成功，且底部日志面板打印导出网表成功的提示。
  - 选择路径后，单击“取消”，弹窗提示导出失败，且底部日志面板打印导出网表失败的提示。